MIS-TYPE FIELD EFFECT TRANSISTOR

Patent number:

JP60234367

Publication date:

1985-11-21

Inventor:

KOMORI KAZUHIRO; OKUYAMA KOUSUKE; SUZUKI

NORIO; KATSUTOU HISAO

Applicant:

HITACHI LTD

Classification:

- international:

H01L27/08

- european:

H01L29/78; H01L29/78F4


Application number: JP19840089415 19840507


Priority number(s): JP19840089415 19840507

Report a data error here

Abstract of JP60234367

PURPOSE:To improve the withstand voltage feature of an LDD structure as a whole and to reduce resistance by using a layer of relatively high concentration by a method wherein the impurity-doped region in the off-set section of an off- set structure MISFET consists of two layers, one relatively high in concentration and shallow in depth and the other low in concentration and less shallow in depth. CONSTITUTION: A gate insulating film 11 is formed on the surface of a p type Si substrate 10, whereupon a gate electrode 12 composed of metal or polycrystalline Si is patterned. First, p ions low in concentration are implanted and, second, As ions relatively high in concentration are implanted. Their activation results in the creation of a two-layer structure of a rather deep low-cencentration (n<->) layer 13 and a shallow high-concentration (n) layer 14. An SiO2 film 15 is formed on the entire surface and is subjected to etching, which results in the formation of side walls 16 on both sides of the gate electrode 12. As ions high in concentration are implanted. Their activation results in the formation of a highconcentration (n<+>) source-drain region 17 of the off-set structure.





Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

① 特許出願公開

昭60-234367 ⑫ 公 開 特 許 公 報 (A)

@Int Cl.4 H 01 L

識別記号

庁内整理番号

❸公開 昭和60年(1985)11月21日

29/78

102

8422-5F 6655-5F

審査請求 未請求 発明の数 1 (全 5 頁)

60発明の名称

MIS型電界効果トランジスタ

御特 願 昭59-89415

願 昭59(1984)5月7日 ❷出

⑫発 明 者 小 者

和 宏 幸 祐

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

奥 Ш 眀 砂発 木 明 者 鉿 勿発

範 夫 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

甲 藤 砂発 眀 者 株式会社日立製作所

久 郎

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 東京都千代田区神田駿河台4丁目6番地

人 198 理

願

の出

弁理士 高橋 明夫

森

外1名

発明の名称 MIS型電界効果トランジスタ 特許請求の範囲

1. ゲート電極に対してソース・ドレイン領域の うち少なくともいずれか一方の領域をオフセット 配置すると共に、オフセット領域を比較的深い低 濃度層と、 浅くかつ比較的高濃度の層とで 2 層構 遺に構成したことを特徴とするMIS型電界効果 トランジスタ。

2 ドレイン領域のみをオフセットに構成し、こ のオフセット領域を 2 層構造にしてなる特許請求 の範囲第1項記載のMIS型電界効果トランジス 9.

8. りん等の拡散速度の大きい不純物を低濃度層 として用い、これよりも拡散速度の小さなひ素等 の不純物を比較的に高濃度な層およびソース・ド レイン領域に用いてなる特許請求の範囲第1項又 は第2項記載のMIS型電界効果トランジスタ。 発明の詳細な説明

〔技術分野〕

本発明は内部抵抗の低減と耐圧の向上を図った オフセット構造のMIS型電界効果トランジスタ (MISFET)に関するものである。

〔背景技術〕

MISFETのドレイン耐圧を向上するために、 ゲート電極とドレイン領域との間にオフセット領 域を設けたLDD(Lighly Doped Drain) 構造 と称するオフセット構造のMISFETが提案さ れている(IEEE TRANSACTION ON ELECTRON DEVICES, VOL. ED 29, pp 590-595, APRIL 1982)。例えば、第1図に示すように、半導 体基板1の主面上にゲート絶縁膜2を介してゲー ト電極3をパターニング形成した上で不純物を低 濃度にイオン打込みし、その後ゲート電極3の側 部にサイドウォール4を形成して今度は高濃度に 不純物をイォン打込みすることにより、低濃度の オフセット部5を介して高濃度のソース・ドレイ ン領域 6 を配置した LDD 内構造の MISFET7 を完成できる。

このLDD構造によれば、低機度に形成したオフセット部5の作用によりドレイン領域6とダート電極3との間の電界を緩和してドレイン耐圧の向上を図る一方で、チャネルをドレイン領域6に接続してMISFETの動作を保障することになる。

しかしながら、このLDD構造について本発明者が検討を加えたところ、オフセット部5の健度が高くなると耐圧が低下されることになり、逆に 濃度を低くするとオフセット部5の抵抗が増大してMISFETの相互コンダクタンス(gm)が低下され、両特性を共に満足させるためにはオフセット部の濃度の設定が極めて難かしいものになることが明らかになった。

一方、LDD構造はオフセット部 5 を設けるためにMISFETの全長が大きくなり、案子の微細化に不利となる。特に、半導体装置(LSI等)において耐圧が問題となる案子数は全体の一部であるのに拘らず全素子をLDD構造にすることは高集積化の障害になり、かつ他の案子のgm 向上

の支障となる。このようなことから、一部の架子のみをLDD 構造とし、他の業子(耐圧に問題の生じない選子)は通常のMIS構造にすることも考えられているが、ソース・ドレイン領域の形成に際して両素子を別個の工程で形成するのでは工程数をいたずらに増大して製造工率が低下する一方、両業子を同時に形成するのでは不純物濃度が両者間で調整し難く、所望の特性を得ることが難かしい。

[発明の目的]

本発明の目的はドレイン耐圧を向上する一方で 内部抵抗を低減して相互コンダクタンスの向上を 図り、かつLDD構造以外のMISFETとの製 造マッチングを可能にして半導体装置の微細化お よび高集積化を違成することのできるMIS型電 界効果トランジスタを提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細費の記述および派付図面からあき らかになるであろう。

[発明の概要]

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、オフセット構造のMISFETのオフセット部に形成する不純物領域を比較的に優度が高くかつ浅く形成した層と、低優度でかつ若干深く形成した層の2層構造として構成することにより、全体としてLDD構造による耐圧の向上を図ると共に比較的に高優度の層により抵抗の低減を図ってgmの低下を防止し、かつ両層の不純物を図ってgmの低下を防止し、から他の案子とのは高集積の半導体装置の製造を可能にするものである。

〔與施例〕

第2図は本発明のMISFETの基本構成図であり、第3図A)~Ciはその製造工程図である。即 ち、第3図A)のCiはその製造工程図である。即 ち、第3図Aのように、例えばP型シリコン基板 10の表面にゲート絶縁襲11を形成し、その上 にメタル又はポリシリコンのゲート電極12をパ

ターニング形成する。そして、先ずP(りん)を セルフっライン法により低濃度にイオン打込みし、 次いでAs(ひ素)を同様な方法により比較的高 い濃度にイオン打込みする。そして、これを活性 化すれば、PとAs の拡散速度の違いにより同図 (B)のように若干深い低濃度 (N ¯)層13と、浅く て比較的高濃度(N) 14の層とからなる2層構 造が形成できる。次いで、全面に C V D 法等によ りSiO 膜15を形成しかつこれをRIEエッチ ング処理することにより同図(C)のようにゲート電 極の両側にサイドウォール16を形成する。その 上で、Asを今度は高濃度にイオン打込みしかつ これを活性化することにより、第2図に示すよう にオフセット構造の高機度(N⁺)のソース・ドレ イン領域17を形成でき、先のオフセット領域の 2層13,14とでLDD構造を構成する。因み に、低機度層13のPのドーズ撤は5×10¹ ~ 1×10¹⁸ / cm⁻⁸、比較的高濃度層 1 4 の A s の ドーズ量は 5 × 1 0¹² ~ 2 × 1 0¹³ / cm² cm ソース・ドレイン領域 1 7 の As のドーズ 最は 1

× 1 0¹⁶ / cm² としている。また、各層 1 3 , 1 4 および領域 1 7 の深さ (第 2 図 D₁ , D₂ , D₃) は夫々 0.1 μm , 0.1 5 ~ 0.2 μm, 0.3 μm 程度である。

したがって、この基本構成のLDD構造のMI SFETによれば、ゲート電極12に対してソース・ドレイン領域17はオフセットされており、かつそのオフセット領域の基板下側に向けて低濃度層13が形成されているので、ゲート、ドレイン間の電界の緩和を図り耐圧の向上が達成できる。 一方、オフセット領域の基板表面側には比較的に高い濃度層14が形成されているのでこの領域における抵抗の増大を抑止し、相互コンダクタンス(gm)の低下を防止することができる。

第4図および第5図は本発明をEP-ROMに 適用した実施例であり、例えばEPROMのメモ リセル21にX又はY週択用の低耐圧MOSFE T22,22…と高耐圧MOSFET23を接続 した回路構成とし、これを同一プロセスで製造する例である。即ち、メモリセル21としてフローティングゲート型MOS構造を、低耐圧用22には一般的なMOS構造を、高耐圧用23にはLDD構造を夫々採用し、特に数の多いメモリセル21 や低耐圧MOSFET22の微細化による高集積化を図っている。

先ず、第 5 図 W のようにメモリセル 2 1、低耐 E M O S F E T 2 2 , 高耐 E M O S F E T 2 3 い ずれも P 型シリコン基板 2 4 上にゲート 絶縁膜 2 5 を形成し、その上にポリシリコン膜をパターニングしてゲート 電極 2 6 , 2 7 とフローティングゲート 2 8 を形成する。表面を酸化して SiOz 膜 2 9 を形成する。表面を酸化して SiOz 膜 2 9 を形成後、セルファライン法により P と As を続いてイオン打込みする。 P のドーズ 量は 5 × 1 0 12 / cm² である。 次にこれを活性化して 低 優 度 層 3 1 と 比較的 高 み 度 度 層 3 2 を 形成 した 後に、 同図 (B) のように全面にポリシリコン膜を形成しかつパターニングすることによりメモリセル

21のフローティングゲート28上にのみコント ロールゲート30を形成する。そして、表面酸化 後に同図COのようにフォトレジスト膜をパターニ ングして高耐圧MOSFET23のゲート電極 26のドレイン側の部分にのみフォトレジストマ スク33を形成し、しかる上で全面にAs を高濃 度にイオン打込みする。As のドーズ最は1× 10¹⁰ / cm である。そして、これを活性化すれ は、同図DIのように、夫々ソース・ドレイン領域 34,35,36が形成できる。この場合、高耐 EMOSFET23のドレイン領域34aとゲー ト電極26とはオフセットされ、オフセット領域 に形成された低濃度層 3 1 と比較的高濃度層 3 2 とで2層のLDD構造とされている。また、メモ リセル21と低耐圧MOSFET22のソース・ ドレイン領域36,35は前述の比較的高濃度層 32を吸収した非オフセット構造であるが、Pと As の拡散の相違により夫々P層、As 層31, 36と31,35の2層構造とされる。このため、 必要なチャネル長 Leff を得るためには△L(P

層の長さ)だけゲート長Lgを大きくしなければならないが、Pのドーズ量を例えば前述のように設定すれば△Lを最小限に抑えた状態で高耐圧MOSFET23に必要なソース・ドレイン領域(特にドレイン領域34aとオフセット領域の各層31,32)の不純物濃度を得ることができ、全てのMOSFETのマッチングをとることができる。

本実施例によれば、メモリセル21,低耐圧MOSFET23を失々のSFET23を大々の同一の不純物イオン打込み、拡散工程で形成領域を2層構造のLDD構造とする一方、メモリセル21,低耐圧MOSFET23においては非オフセット構造で各案子の長さを必要最小限の長さに形成でき、かつ全ての案子において所要の不純物震度を確保することができる。勿論、高耐圧MOSFET23にあっては、前例と同様に耐圧の向上を図る一方で相互コンダクタンスの低下を防止することができるのである。

特開昭60-234367(4)

〔効 果〕

(1) オフセット構造のMISFETのオフセット 領域を比較的に深い低濃度層と、浅くかつ比較的 に高濃度の層とで2層構造に構成しているので、 低濃度層の作用によって耐圧の向上を図る一方で、 比較的高濃度層の作用によって低抵抗化を図り相 互コンダクタンスの低下を防止でき、相反する問 題を一挙に解決することができる。

(2) オフセット領域を2層構造としているので、不純物濃度、特に低濃度層の濃度に自由度が生じ、通常のMISFETとのマッチングがとれて同一工程での製造が可能となり、製造効率の向上が達成できる。

3) オフセット構造と非オフセット構造の各MOSFETを同一工程でかつ良好なマッチングで形成できるので、耐圧を必要としないMOSFETを全て非オフセット構造にして架子の微細化を図り、高集積化を達成できる。

以上本発明者によってなされた発明を実施例に もとづき具体的に説明したが、本発明は上記実施 例に限定されるものではなく、その要旨を逸脱しない範囲で極々変更可能であることはいうまでもない。たとえば、不純物のドーズ量や各層の深さ寸法等は要求される特性に応じて適宜変更できる。また、オフセット構造の製造プロセスも従来利用されている方法をそのまま利用することができる。 〔利用分野〕

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるEPROMに適用した場合について説明したが、それに限定されるものではなく、高耐圧MISFETと低耐圧MISFETが存在している半導体装置の全てに適用することができる。

図面の簡単な説明

第1図はLDD構造を説明する断面図、

第2図は本発明の基本構造の断面図、

第3図以~ICIはその製造方法を示す断面工程図、

第4図は一実施例の回路の一部を示す図、

第5図以~Diはその製造工程および完成状態を示すための断面工程図である。

代理人 弁理士 髙 橋 明 夫

